並列計算機を用いたVLSI path delay解析に関する基礎研究